RUUA
Ваш аккаунт не активирован. Проверьте почту. 
  1. Работа в Украине
  2. →
  3. Резюме
  4. →
  5. Резюме в Киеве
  6. →
  7. Резюме FPGA engineer в Киеве
  8. →
  9. FPGA engineer
Предложить вакансию
Kucherenko Oleg

Professional resumeПрофессиональное резюме, в котором указаны: эл.почта, телефон, зарплата, опыт работы, образование и другая важная информация.FPGA engineer

Заблокировано
2 000 000 грн.
 23 июля 2024  Город: Киев
Возраст:46 лет
Режим работы:полный рабочий день, удаленная работа, разовая работа
Рубрики: IT, WEB специалисты; Наука, образование, переводы
Готов к командировкам
или зарегистрируйтесь на сайте как работодатель, чтобы видеть контактную информацию.

Опыт работы

FPGA engineer
Miltech (HW Engineering), Киев
07.2022 − 10.2023 (1 год 3 месяца)

Ultra low light analog mini camera for FPV drones

• Developed FW for Intel MAX10 FPGA: interfaces image sensor ↔ FPGA, FPGA → video encoder : I²C, SERDES; real-time image processing pipelines:

• Used design software: Intel Quartus Prime, Altium Designer, Matlab/Simulink (at the algorithms development stage).


FPGA engineer
ITSys (Developing ITS systems), Киев
05.2020 − 04.2022 (1 год 11 месяцев)

GigE machine vision camera for ITS application

• Developed part of FW for Xilinx Spartan 7 FPGA for real-time image processing pipelines (gain/offset correction, noise reduction, HDR, detail enhancement, multi-exposure fusion) and synchronization.

• Collaborated with FW developer of GigE interface and SW developer of final embedded PC-based ITS system to optimize architecture and performance.

• Used design software: Xilinx Vivado IDE.


HW team lead
Avidis (Video security systems), Киев
03.2005 − 07.2015 (10 лет 4 месяца)

Multi-channel CVBS Video capture boards (PCI/PCIe >10 models)

• Led a team of HW engineers to achieve target BOM cost and performance for full range of video capture boards (PCI, PCIe x1, PCIe x4, mini PCI).

• Developed FW for Altera Cyclone III FPGA: PCI 33Mhz Master/Target IP core, PCI 66Mhz Master/Target IP core, I²C bus controller IP core, on-board image processing pipelines.

• Collaborated with team of SW developers to design and optimize performance of final PC-based CCTV system.

• Used design software: Altera Quartus II, Modelsim.

Образование

НТУУ "КПИ" (Киев)
Факультет электроники, кафедра "Электронные приборы и устройства"
полное высшее, 09.1996 − 07.2002 (5 лет 9 месяцев)

Знание языков:

Английский - Выше среднего, Русский - Профессиональный (эксперт), Украинский - Профессиональный (эксперт)

Дополнительная информация

Цель поиска работы, пожелания к месту работы: FPGA/CPLD engineering

Причина жалобы *

Опишите коротко суть жалобы *


Часто ищут

↑ Наверх