UARU
Ваш акаунт не активовано. Перевірте пошту. 
  1. Робота в Україні
  2. →
  3. Резюме
  4. →
  5. Резюме в Києві
  6. →
  7. Резюме FPGA engineer в Києві
  8. →
  9. FPGA engineer
Запропонувати вакансію
Kucherenko Oleg

Professional resumeПрофесійне резюме, в якому вказані: ел.пошта, телефон, зарплатня, досвід роботи, освіта та інша важлива інформаціяFPGA engineer

Заблоковано
2 000 000 грн.
 23 липня 2024  Місто: Київ
Вік:46 років
Режим роботи:повний робочий день, віддалена робота, разова робота
Рубрики: IT, WEB фахівці; Наука, освіта, переклади
Готовий до відряджень
або зареєструйтеся на сайті як роботодавець, щоб бачити контактну інформацію.

Досвід роботи

FPGA engineer
Miltech (HW Engineering), Київ
07.2022 − 10.2023 (1 рік 3 місяці)

Ultra low light analog mini camera for FPV drones

• Developed FW for Intel MAX10 FPGA: interfaces image sensor ↔ FPGA, FPGA → video encoder : I²C, SERDES; real-time image processing pipelines:

• Used design software: Intel Quartus Prime, Altium Designer, Matlab/Simulink (at the algorithms development stage).


FPGA engineer
ITSys (Developing ITS systems), Київ
05.2020 − 04.2022 (1 рік 11 місяців)

GigE machine vision camera for ITS application

• Developed part of FW for Xilinx Spartan 7 FPGA for real-time image processing pipelines (gain/offset correction, noise reduction, HDR, detail enhancement, multi-exposure fusion) and synchronization.

• Collaborated with FW developer of GigE interface and SW developer of final embedded PC-based ITS system to optimize architecture and performance.

• Used design software: Xilinx Vivado IDE.


HW team lead
Avidis (Video security systems), Київ
03.2005 − 07.2015 (10 років 4 місяці)

Multi-channel CVBS Video capture boards (PCI/PCIe >10 models)

• Led a team of HW engineers to achieve target BOM cost and performance for full range of video capture boards (PCI, PCIe x1, PCIe x4, mini PCI).

• Developed FW for Altera Cyclone III FPGA: PCI 33Mhz Master/Target IP core, PCI 66Mhz Master/Target IP core, I²C bus controller IP core, on-board image processing pipelines.

• Collaborated with team of SW developers to design and optimize performance of final PC-based CCTV system.

• Used design software: Altera Quartus II, Modelsim.

Освіта

НТУУ "КПИ" (Київ)
Факультет электроники, кафедра "Электронные приборы и устройства"
повна вища, 09.1996 − 07.2002 (5 років 9 місяців)

Знання мов:

Англійська - Вище середнього, Російська - Професійний (експерт), Українська - Професійний (експерт)

Додаткова інформація

Мета пошуку роботи, побажання до місця роботи: FPGA/CPLD engineering

Причина скарги *

Опишіть коротко суть скарги *


Часто шукають

↑ Вгору